エヌビディア次世代AIチップのパッケージング(複数の半導体チップを一つにまとめて組み立てる工程)計画が、実際の技術的な難関にぶつかっているという話が、JPモルガン主催の半導体セミナーでの専門家発言として伝えられた。半導体の露光工程では、一度の露光(リティクル)で描画できる面積が決まっているため、より大きなAIチップパッケージを作るには、このリティクルサイズの領域を複数つなぎ合わせる必要があり、これを「リティクルサイズのN倍」パッケージと呼ぶ。エヌビディアの次世代チップ「ルービン・ウルトラ」はリティクルサイズの約5.5倍にあたるパッケージを採用しているが、すでに実装テストで問題が発生しており、評価も順調に進んでいないという。より大きな懸念はその先だ。今後のエヌビディアのチップに必要とみられる、リティクルサイズの9.5倍までパッケージング技術を押し上げることは「極めて困難」と見込まれており、この9.5倍方式ではすでに初期テストではんだ付け関連の不具合が確認されているという。TSMCの先端パッケージング技術「CoWoS-L」が9.5倍のリティクルパッケージまで拡張できなければ、エヌビディアが2029年ごろを見込む次々世代アーキテクチャ「ファインマン」を計画通り実現する上で、実質的な制約になりかねない。インテルは代替として「EMIB-T」というパッケージング構造を打ち出しており、一つの巨大なインターポーザーの代わりに、シリコンブリッジに設けた貫通電極(ビア)を通じて電力と信号を伝える方式で、リティクルサイズの最大12倍まで対応できると主張する。これはTSMCの現行方式より余裕があり、TSMCが壁にぶつかった場合にインテルが代替のパッケージング供給元になる可能性を開く。
Why it matters · エヌビディアの今後数年にわたるAIチップ計画全体が、複数のシリコンダイを一つの巨大なチップにまとめるパッケージング技術にかかっており、TSMCのパッケージングが十分に拡張できなければ、それはソフトウェアで直せる問題ではなくエヌビディアの将来チップの物理的な上限となる。同時に、競合技術を持つインテルには代替供給者として台頭する実質的な機会を与える。
考えるべき点 · TSMCの先端パッケージングがリティクルサイズの約5.5倍を超えて拡張できなければ、それはエヌビディアの将来のAIチップの大きさを制限する物理的な壁になる。これはインテルの競合パッケージング技術が本格的な代替になるきっかけになるのか、それともTSMCが実際の遅延が生じる前にはんだ付け問題を解決してしまうのか。